+7 (812) 670-9095
Обратная связьEnglish
Главная → О компании → Новости
Константин Цивин, Вице-президент по маркетингу
Заказать звонок Задать вопрос
RSSВерсия для печати

Новости

Показывать новости с:
Выбрать дату в календаре
по:
Выбрать дату в календаре
Колин Уоллс об ОСРВ (статья 32)
4 сентября 2019
Колин Уоллс об ОСРВ (статья 32)

Nucleus SE поддерживает определенную часть функционала Nucleus RTOS. Эта статья представляет собой краткий справочник для всех, кто собирается переходить с одного ядра на другое, либо находится в процессе выбора ядра для определенного проекта.

Читать далее...
Весёлая Квартусель, или как процессор докатился до такой жизни
29 августа 2019
Весёлая Квартусель, или как процессор докатился до такой жизни

Очень часто при отладке программы для микроконтроллера желательно знать пройденный ею путь, причём пройденный на полной скорости. Но при этом, опять-таки зачастую, несмотря на наличие JTAG отладки, поведение программы в критичных по времени участках неочевидно для разработчика. У нас спортивный (а на самом деле жизненный) интерес: можно ли выяснить и как именно, как работала программа на том или ином участке.

Читать далее...
Колин Уоллс об ОСРВ (статья 31)
16 августа 2019
Колин Уоллс об ОСРВ (статья 31)

Ограниченные ресурсы встраиваемых систем неизбежно влияют на возможности ОСРВ, в том числе и на обработку ошибок. Тем не менее, в Nucleus SE, например, для повышения целостности системы на этапе исполнения разработчики могут комбинировать три различных типа средств проверки ошибок ОСРВ с диагностикой, выполняемой самими пользователями. Рассмотрим их подробно.

Читать далее...
Первые опыты использования потокового протокола на примере связи ЦП и процессора в ПЛИС комплекса REDD
8 августа 2019
Первые опыты использования потокового протокола на примере связи ЦП и процессора в ПЛИС комплекса REDD

В этой статьей мы будем разобраться с основами потокового протокола шины Avalon-ST, через который организована связь центрального процессора Redd с процессорной системой, реализованной в ПЛИС.

Читать далее...
Колин Уоллс об ОСРВ (статья 30)
31 июля 2019
Колин Уоллс об ОСРВ (статья 30) В этой статьей автор рассматривает мехнизмы запуска ОСРВ, которые горазде проще (а следовательно, и быстрее), чем у настольных ПК.Читать далее...
Колин Уоллс об ОСРВ (статья 29)
16 июля 2019
Колин Уоллс об ОСРВ (статья 29)

Исключительную важность работы с прерываниями мы уже отмечали в заключительной статье своей Книги знаний ОСРВ МАКС. Об этом пишет и Колин Уоллс в своем очередном обзоре, посвященном обработке прерываний в Nucleus SE.

Читать далее...
Поддельная «голубая пилюля»
9 июля 2019
Поддельная «голубая пилюля»

Макетные платы «голубая пилюля» очень хороши по соотношению цена/возможности. Недавно наш эксперт взял свою любимую макетку STM32F103, прошил своей хорошо отлаженной и проверенной USB-UART и... получил неопознанное USB-устройство. Взял другую плату, «прошил» её, там устройство заработало. Итак, разбираемся, в чём же дело.

Читать далее...
Разработка программ для центрального процессора Redd на примере доступа к ПЛИС
4 июля 2019
Разработка программ для центрального процессора Redd на примере доступа к ПЛИС

Давайте рассмотрим две стратегии разработки и отладки программного кода, исполняемого на центральном процессоре комплекса Redd (средствами Microsoft Visual Studio и на виртуальной машине с ОС Linux). Кроме того, в статье будут раскрыты практические приемы работы с каналом, через который центральный процессор комплекса связывается с ПЛИС.

Читать далее...
Колин Уоллс об ОСРВ (статья 28)
14 июня 2019
Колин Уоллс об ОСРВ (статья 28)

В этой статьей Колин Уоллс подробно рассмотрит реализацию программных таймеров в ОСРВ, а именно — в Nucleus RTOS и Nucleus SE.

Читать далее...
Разработка собственного ядра для встраивания в процессорную систему на базе ПЛИС
7 июня 2019
Разработка собственного ядра для встраивания в процессорную систему на базе ПЛИС

Давайте посмотрим, как произвольное ядро на языке Verilog может быть подключено на управление средствами процессорной системы Nios II. В статье показаны варианты простейшего подключения к шине Avalon, а также подключения, при котором шина может находиться в занятом состоянии.

Читать далее...
Создан парсер VHDL и SystemVerilog, способный отлаживать не законченный код
Semiconductor Engineering, 28 февраля 2017
Создан парсер VHDL и SystemVerilog, способный отлаживать не законченный код

Разработчики микроконтроллеров применили подход программистов в отладке, создали парсер VHDL и SystemVerilog.

Читать далее...
О комплексной отладке гетерогенных многоядерных систем на чипе
Semiconductor Engineering, 27 февраля 2017
О комплексной отладке гетерогенных многоядерных систем на чипе

Использовавшийся до недавнего прошлого подход отладки каждой части составных систем по отдельности работает плохо: сегодня необходимо анализировать, как процессы, запущенные в одной части системы, влияют на остальные части.

Читать далее...
Высокоскоростные АЦП/ЦАП и ПЛИС двигают вперед развитие систем спутниковой связи
Military Embedded Systems, 27 февраля 2017
Высокоскоростные АЦП/ЦАП и ПЛИС двигают вперед развитие систем спутниковой связи

Так, открытые стандарты модулей, разработанных Tektronix Component Solutions, уже содержат 12 GSPS и 25 АЦП и ЦАП, что обеспечивает необходимую пропускную способность для сигналов S- и C-диапазонов.

Читать далее...
« пред. 13 14 15 16 17 след. »