Первое промышленное мультипротокольное IP-решение 25G PHY для 7 нм FinFET
Synopsys, 25 мая 2017
Synopsys представил новое решение для приложений, основанных на высокопроизводительных вычислениях (машинное обучение, искусственный интеллект) — DesignWare® Multi-Protocol 25G PHY IP.
PHY IP обеспечивает эффективную интеграцию нескольких протоколов в одном приложении, включая PCI Express® 4.0, 25G Ethernet, SATA и CCIX в однокристальных системах (SoC), ориентируясь на технологии 7 нм и 16 нм полевых транзисторов плавникового типа (FinFET). Применение мультипротокольного 25G PHY в сравнении с 16G PHY сокращает энергозатраты более чем на 35%, параллельно запуская дополнительные функции управления питанием (например — питание I/O), и компенсацию с решающей обратной связью (DFE). Программируемая функция непрерывной калибровки и адаптации (CAA) оптимизирует производительность в зависимости от изменения напряжения и температуры, что важно в условиях температурных режимов дата-центров. Инженеры могут использовать 25G PHY вместе с цифровыми контроллерами Synopsys и верификацией IP для полного, энергоэффективного IP-решения с низкой задержкой в соответствии с требованиями протокола промышленного стандарта.
Мультипротокольный 25G PHY IP DesignWare предлагает уникальные функции:
- Умножитель тактовой частоты (CMU) с двойной фазовой автоподстройкой и делителями частоты для поддержки гибких многопротокольных конфигураций, обеспечивающих высокое качество данных.
- Поддержка микросхем сопряжения аналоговых интерфейсов, в том числе — адаптивный линейный эквалайзер с формирователем сигнала (CTLE), эквалайзеры с прямой (FFE) и обратной (DFE) связью для превосходных показателей производительности и джиттера.
- Наличие встроенной схемы BER-тестера (на число ошибочных бит) для эффективной оценки качества канала и накристальных тестов для наилучшей тестируемости и прозрачности системы без необходимости использования дополнительного измерительного оборудования извне.
«Значительное увеличение глобального трафика из-за роста числа подключаемых устройств требует больших скоростей передачи по сети. Мультипротокольный 25G PHY IP DesignWare отвечает требованиям к качеству и пропускной способности для высокопроизводительных вычислений SoC, требующих множества протоколов связи», — сообщил Джон Кетер, вице-президент по маркетингу в Synopsys.
