+7 (812) 494-9090
Обратная связьEnglish
Главная → О компании → Наши клиенты → BVG Group → Разработка системы проверки качества спайки BGA микросхем при помощи механизма Boundary Scan (JTAG) для BVG Group
Версия для печати

Разработка системы проверки качества спайки BGA микросхем при помощи механизма Boundary Scan (JTAG) для BVG Group

Заказчик: BVG Group

Сайт: http://www.bvg-group.ru

Отрасль: Электроника и аппаратное обеспечение


Клиенты Заказчика смогли локализовать причины неработоспособности задела плат (нарушение термопрофиля пайки, дефектные переходные отверстия и т.п.). После устранения технологических проблем, настройщики получили возможность выявлять дефекты монтажа с точностью до контакта.



Ситуация

Заказчик изготавливает платы, содержащие микросхемы в корпусах BGA. При этом проверка качества спайки и линии на обрыв/короткое замыкание при помощи щупа становится невозможной, так как у корпуса BGA выводы микросхемы располагаются под ней. Клиенту требовалось решение, позволяющее настройщику производить качественный монтаж с максимальной автоматизацией процесса.

Пояснение сути корпуса BGA
Рис. 1. Пояснение сути корпуса BGA

Решение

Все микросхемы в корпусах BGA подключены к разъёмам JTAG (используются для программирования микросхем). Ранее были получены наработки для управления выводами микросхем при помощи технологии Boundary Scan. Поэтому теперь для проверки связей между двумя микросхемами достаточно подавать испытательный сигнал на выход одной микросхемы и контролировать его прохождение на вход другой микросхемы, также подключённой к своему разъёму JTAG. При этом связи берутся автоматически из схемы.

При разработке тестов, были выбраны три пути. 

Первый путь подходит для проверки связей между микросхемами и является полностью автоматизированным. Система пускает сигналы «Бегущая единица» и «Бегущий ноль» и контролирует обрывы и короткие замыкания.

Пример результата автоматического прозвона (обнаружен один обрыв и одно короткое замыкание)
Рис.2. Пример результата автоматического прозвона (обнаружен один обрыв и одно короткое замыкание).

Второй метод - ручной. С его помощью удобно проверять связи между микросхемой и разъёмом. Оператор касается щупом контактов разъёма и видит реакцию.

Пример работы ручного режима. Текущая точка подсвечена жёлтым цветом
Рис.3. Пример работы ручного режима. Текущая точка подсвечена жёлтым цветом.

Кроме того, настройщику иногда удобнее смотреть графический вариант вместо табличного. 

Графическое отображение ручного варианта
Рис.4. Графическое отображение ручного варианта.

Третий вариант прозвонки - программируемый. В этом случае настройщик сам пишет программу, при помощи которой будет проводится проверка. Это позволяет проверять работу ЦАП, АЦП, флэш-памяти и т.п. Наиболее привычным для настройщиков, работающих у клиентов Заказчика, является язык ЯСТЕК, применяемый в ранее разработанной системе УТК (аналог УТК-6). 

Однако компилятор и среда разработки были сделаны под ДОС. Разработка нового компилятора и среды исполнения не вписывались в бюджет проекта, поэтому было принято альтернативное решение. Был разработан .NET класс, имеющий функции, совпадающие с типовыми операторами языка ЯСТЕК. Кроме того, в этом же классе описаны типы данных, характерные для ЯСТЕКа. 

Трудозатраты на разработку такого класса были несущественными, в результате, настройщики получили возможность оперировать привычным им функционалом, описывая сам тестовый алгоритм на языках C#, VB.NET или иных, поддерживающих работу с .NET. В качестве среды разработки и исполнения использовался Visual Studio. Тестовые программы являлись плагинами для основной системы.

Результат

Клиенты Заказчика смогли локализовать причины неработоспособности задела плат (наруше-ние термопрофиля пайки, дефектные переходные отверстия и т.п.). После устранения техно-логических проблем, настройщики получили возможность выявлять дефекты монтажа с точно-стью до контакта.

Используемые технологии

Система разработана на языках C++ (нижний уровень, работающий с оборудованием и разбором файлов BSDL), Managed C++ (прослойка, связывающая верхний и нижний уровни) и С# (верхний уровень, реализующий основную логику) в среде Microsoft Visual C++ 2012.

В системе реализован механизм автоматической загрузки плагинов (тестов, описанных настройщиком). Допускается их трассировка даже при отсутствии исходного кода самой основной программы.

В программе реализована основная функциональность языка ЯСТЕК (работа с группами контактов и базовые операторы), но, в целом, программа пишется на языках .NET (C# VB.NET и т.п.).

Программа производит анализ файлов САПР PCAD и CadStar и загружает описание микросхем на языке BSDL.

Скачать